网站地图 | 联系我们 | English | 中国科学院
站内搜索:
时间频率学报
 您现在的位置:首页 > 学术出版物 > 时间频率学报 > 2012年第2期
基于FPGA的便携式BPC定时接收机设计
文章来源: 刘小花,许林生,华宇 发布时间:2012-07-19 字体大小:【

  摘要:介绍了一种基于FPGA的便携式低频时码接收机系统的设计方案。该接收机的特点是体积小,功耗低,方便户外工作人员携带。描述了该接收机的硬件系统结构,给出了软件算法。硬件结构中,使用了ALTERA公司的EP2C70F672C8芯片,软件部分在QuartusⅡ开发环境下完成。系统测试结果表明,按本方案设计的接收机集成度高,可靠性好,易扩展,易升级,具有一定的实用价值。 

      低频时码;数字接收机;数字滤波;现场可编程门阵列(FPGA 

  中图分类号:TN965.5      

  文献标志码:A                  文章编号:1674-0637(2012)02-0088-08 

Copyright@2009 By NTSC, ALL Rights Reserved
备案序号:陕ICP备05006479号
陕西省西安市临潼区书院东路3号 电话:029-83890326 传真:029-83890196 邮编:710600