引用格式:李会锦,刘音华,李孝辉. 局域无线时间比对系统中硬件零延迟的实现[J]. 时间频率学报,2021, 44(2):92-101.

局域无线时间比对系统中硬件零延迟的实现

李会锦^{1,2}, 刘音华^{1,2,3}, 李孝辉^{1,2,3}

(1. 中国科学院 国家授时中心,西安 710600;2. 中国科学院大学 电子电气与通信工程学院,北京 101408;3. 中国科学院 时间频率基准重点实验室,西安 710600)

摘要:当前,越来越多的行业要求时间比对的精度达到纳秒量级。局域无线时间比对系统采 用双向伪码测距原理,两地面站互发互收测距信号,通过解析伪距得出钟差,理论上可以实 现纳秒量级的时间比对。但是,该系统在对接收信号进行采样时,如果 FPGA 的工作时钟信号 和本地 1 PPS 相位不固定,将导致对本地 1 PPS 采样存在一个工作时钟的不确定性,不满足纳 秒级的时间比对需求。基于此,本文在局域无线时间比对系统的实现中提出一种基于 AD9520 的相位零延迟方法。不同强度信号下的开关机实验结果表明:采用零延迟方法,可以消除相 位不固定带来的影响,使开关机带来的时延变化量保持在 0.05 ns 以内,实现开关机硬件时 延一致性。

关键词:时间比对;零延迟;双向测距原理;相位固定;AD9520 D01:10.13875/j.issn.1674-0637.2021-02-0092-10

Implementation of hardware zero delay in local wireless time comparison system

LI Hui-jin^{1,2}, LIU Yin-hua^{1,2,3}, LI Xiao-hui^{1,2,3}

(1. National Time Service Center, Chinese Academy of Sciences, Xi'an 710600, China;

2. School of Electronic, Electrical and Communication Engineering,

University of Chinese Academy of Sciences, Beijing 101408, China;

3. Key Laboratory of Time and Frequency Primary Standards, Chinese Academy of Sciences, Xi'an 710600, China)

Abstract: Currently, more and more industries require the accuracy of time comparison with nanosecond magnitude. The local wireless time comparison system adopts the principle of two-way pseudo-code ranging. Two ground stations send and receive ranging signals to each other. The clock difference is obtained by parsing the pseudo-range to achieve time comparison with an accuracy of nanosecond in theory. When the system is sampling the received signal, if the phase of the FPGA working clock signal and the local 1 PPS are

收稿日期:2020-11-19;接受日期:2020-12-05

基金项目:国家自然科学基金资助项目(11903039)

not fixed, it will cause the uncertainty of a working clock for the local 1 PPS sampling, which does not meet the time comparison requirements with nanosecond accuracy. Based on this background, this paper proposed a phase zero delay method based on AD9520 in the implementation of the local wireless time comparison system. The results by switching machine experiment under different intensity signals show that the zero-delay method can eliminate the influence caused by the unfixed phase, it keeps the delay variation which caused by the switch machine within 0.05 ns, and realizes the consistency of the hardware delay.

Key words: time comparison; zero latency; two-way ranging principle; phase fixation; AD9520

0 引言

时间是当今测量准确度最高、应用最广泛、能够实现全球高精度传递的基本物理量^[1]。时间比对技术的应用已经渗入到许多国计民生的重要领域,很多领域都对时间比对的精度提出越来越高的要求。例如 5G 通信、卫星导航定位和深空探测等诸多领域,要求时间比对的精度达到纳秒量级^[2]。常用的高精度无线时间比对技术有三种,包括卫星单向时间比对、卫星共视法和卫星双向时间比对技术。卫星单向时间比对的精度与接收机天线坐标误差、卫星轨道误差、观测站坐标误差等因素有关,精度约为 20 ns 左右,不能满足纳秒量级的时间比对^[3-4]。卫星共视法消除了卫星钟的影响以及大部分路径延迟的影响,时间比对精度约为 5 ns,但是这种方法要求进行比对的双方要接收同一颗导航卫星信号,存在一定的局限性^[5-6]。卫星双向法因其传播路径具有对称性,传播路径延迟几乎可以完全抵消,提高了时间比对精度^[7]。但是设备较为复杂,成本高,也不适用于短距离的无线时间比对。

本文研究的无线双向时间比对系统利用微波通信,在地面的两终端通过互相发送测距信号的方式进 行时间比对,由于两终端的传播路径完全相同,可以抵消传播时延,提高了时间比对精度,同时也具备 便捷性和灵活性。

无线双向时间比对系统是通过 FPGA 的工作时钟 110 MHz 对本地 1 PPS 进行采样,当采样到 1 PPS 后,开始发射测距信号。这就要求 110 MHz 与 1 PPS 相位固定,但是在实际系统中,FPGA 工作时钟是 由外部输入参考时钟 10 MHz 经过倍频产生的。由于倍频信号经过电路传递后往往具有非固定的相位延 迟¹⁸。如果不设法消除延迟的影响,110 MHz 和 1 PPS 采样关系将会超前或滞后一个时钟周期,对后续 时间比对的结果带来误差。

本文研究了基于伪码测距原理的无线双向时间比对方法 ,分析了双向时间比对原理和相位固定原理 , 提出了零延迟的方法 , 可以实现硬件时延一致性 , 并进行开关机实验 , 对局域无线时间比对系统的时延 变化量进行分析比较。

1 局域无线双向时间比对系统及原理

局域无线双向时间比对系统的两终端之间互发互收测距信号,抵消传播路径时延,从而实现纳秒级 时间比对^[9-10]。该系统主要分为三个模块:无线发射模块、无线接收模块、数据处理模块。无线发射模 块主要实现数据的组帧、扩频、调制、数模转换,通过上变频以及功放模块后由天线发射出去^[11-13]。无 线接收模块主要实现对射频前端下变频输出的中频信号进行模数转换、解调、解扩、捕获、跟踪。数据 处理模块是对捕获跟踪后得到的数据进行解帧,得到本地伪距和异地伪距并进行钟差计算。整体的系统 框图如图 1 所示。 在图 1 中,进行时间比对的两终端之间互发互收测距信号,终端 A 作为主站,终端 B 作为从站, 主站的无线接收模块接收从站无线发射模块发送的测距信号,通过伪码相关得到本地伪距,通过数据解 析,得到从站的伪距,两者进行钟差计算。同时将本地伪距写入主站电文,通过无线信道发送到从站, 作为从站接收到的主站伪距。



图 1 局域无线时间比对系统框图

局域无线双向时间比对系统所依据的基本原理是双向时间比对法,即两测量终端互相发射并接收对方 的测距信号,分别对接收到的测距信号进行数据解析,以获得对面站的伪距信息,最后将解析出的伪距和 本地伪距进行差值处理求得钟差^[14-16]。双向时间比对设备通过微波链路交换时间比对信息,如果这个微波 通信链路是对称的或者近似对称的,双向通信链路的传播时延就可以几乎完全抵消^[17-18]。双向时间比对原 理示于图 2。



图 2 双向时间比对原理

进行收发信号的主站和从站分别以本地时钟为基准发射测距信号和接收测距信号,由于双方时间基准不一致,发送的测距信号帧同步之间存在钟差 Δt。主站通过捕获跟踪接收到的测距信号可以得到发

射的测距信号帧同步与接收的测距信号帧同步之间的时延 T_1 ,该时延除了包括从站与主站天线间的电磁 波传播时延au外 ,还包括从站的发射设备时延 t_2 、主站的接收设备时延 r_1 和从站与主站之间的钟差 Δt ^[19-20] , 其关系为

$$T_1 = t_2 + \tau + r_1 + \Delta t_{\circ}$$
 (1)

同理,从站可以测量得到时延T₂,其时间关系:

$$T_2 = t_1 + \tau + r_2 - \Delta t \,\,. \tag{2}$$

由以上两式即可得到主站与从站之间的真实距离和钟差:

$$D = \tau \times c = \frac{1}{2} \cdot \left[(T_1 + T_2) - (t_1 + t_2) - (r_1 + r_2) \right] \cdot c \quad , \tag{3}$$

$$\Delta t = \frac{1}{2} \cdot \left[(T_1 - T_2) - (t_2 - t_1) - (r_1 - r_2) \right]_{\circ}$$
(4)

可见,无线双向时间比对法可以抵消从站与主站天线间的电磁波传播时延τ。

两终端分别以各自的 1 PPS 上升沿为计时起点,每次上电将重新对 1 PPS 进行采样。两终端各自的外 部输入时钟信号和 1 PPS 之间具有固定的相位关系。外部输入时钟信号经过倍频产生 110 MHz 的 FPGA 工作时钟信号,然后在 FPGA 工作时钟信号下检测到 1 PPS 上升沿后开始发射测距信号。如果工作时钟信 号和本地 1 PPS 相位不固定,则对本地 1 PPS 采样存在一个工作时钟的不确定性。如图 3 所示,工作时钟 110 MHz 和 1 PPS 相位不固定,第一次在 clk1 检测到 1 PPS 上升沿,重新加电后在 clk2 检测到 1 PPS 上升 沿,两次采样最大相差一个工作时钟周期。



图 3 相位不固定造成的采样误差

因此,FPGA的工作时钟信号和本地1 PPS相位时延固定,是保证接收机开关机时延一致性的关键 条件。为实现零延迟,本文采用 AD9520 芯片,通过硬件电路和软件设置相结合的方法使相位时延固定, 以此实现零延迟技术。

2 相位固定原理及实现方法

局域无线时间比对系统的一个重要环节是保证 FPGA 工作时钟和本地 1 PPS 具有固定相位关系,这 就要求两站的外部时钟参考输入和倍频后输出的 FPGA 工作时钟信号之间的相位具有 " 零延迟 "。对于 该系统,只需保证两者之间具有固定的相位关系,即可实现零延迟。

局域无线时间比对系统首先将外部输入的 10 MHz 信号送入锁相环进行相位锁定,再把稳定的 10 MHz 送入时钟模块 AD9520,采用内部零延迟功能使输出的 110 MHz 和输入的参考时钟 10 MHz 具有 固定的相位关系。已知外部输入的 10 MHz 和 1 PPS 具有固定相位,所以输出的 110 MHz 工作时钟和 1 PPS 也具有固定相位时延。

2.1 零延迟时钟技术

零延迟技术指的是时钟频率合成器能够提供与时钟参考源有固定相位差的输出信号。零延迟模块至 少需要 3 个模块:第 1 个模块是锁相环 (PLL),主要通过不断地调整输出信号的相位,使输入、输出相 位差保持固定^[21]。第 2 个模块是具有匹配传播延迟的两个(或更多)输出驱动器,该模块可以使多个输 出通路的延迟保持一致。第 3 个模块是 PLL 反馈路径中的可变延迟元件,该模块通过设置延迟量调节 PLL 输入和输出的相位关系^[22]。在零延迟技术中,还要求从零延迟模块输出到目标器件具有等同的互连 延迟,它是保证目标器件实现时钟沿对齐的关键。零延迟模块架构图如图 4 所示。



图 4 零延迟模块架构图

在零延迟模块中,具有匹配传播延迟的两个输出驱动器可以将从 PLL 产生的信号到输出驱动器的传 播时延抵消,使不同输出驱动器的时钟沿对齐。在反馈路径中,将 B 点信号经过可变延迟元件送入 PLL 输入端。反馈信号和输入参考时钟在 PLL 中经过鉴相器使输出的信号 B 超前 A 点信号一个可变延迟量^[23]。 将可变延迟设置为输出驱动器传播延迟与互连延迟之和,这样 C 点的时钟沿就与 A 点的时钟沿重合, 而 A 点时钟沿与输入参考时钟沿重合,因此,输入信号与目标器件 1 的时钟沿对齐,同理目标器件 2 也与输入信号的时钟沿对齐,时序图如图 5 所示。

2.2 时钟芯片 AD9520 的零延迟功能

AD9520 芯片是 ADI 公司的一款时钟芯片,可实现时钟分配功能,其最具特点的功能是零延迟功能。 AD9520 的零延迟分为内部零延迟和外部零延迟。外部零延迟是从外部访问 PLL 反馈路径,这就要求零 延迟架构能够支持外部扇出缓冲器。而内部零延迟也能满足相位需求,并且操作简单,所以本文采用内 部零延迟。它是通过将通道分频器 0 的输出反馈至 PLL N 分频器来实现的。零延迟功能如图 6 所示。内 部零延迟模式的信号路线如粗线所示。



图 5 零延迟模块时序图



图 6 AD9520 内部零延迟功能

AD9520 的内部零延迟是通过设置寄存器 0X01E 来实现的。寄存器 0X01E[7:0]一共有 8 位,其中 0X01E[7:5]和 0X01E[0]未用到 ,0X01E[4:3]表示在外部零延迟模式下对反馈环路中的通道分频器进行选择, 0X01E[2]表示使能外部零延迟,当 0X01E[2] = 0 时,为内部零延迟模式,一般默认为内部零延迟。当 0X01E[2] = 1 时,为外部零延迟模式。0X01E[1]表示零延迟的使能。因为本设计使用的是内部零延迟, 故设置寄存器 0X01E[2:1] = 2'b01。

在默认内部零延迟模式下,通道分频器0的输出通过Mux3和Mux1(图6粗线所示的反馈路径)返回PLL(N分频器)。PLL使通道分频器0的输出相位/边沿与参考输入的相位/边沿同步。由于通道分频

器彼此同步,因此各通道分频器的输出与参考输入同步。又因为输出 0 到输出 11 之间具有匹配的传播 时延,所以各输出信号的相位均与参考输入相位一致。PLL 内的 R 延迟和 N 延迟均可调节用来补偿输 出驱动器和 PLL 元件的传播延迟(相当于零延迟模块中的可变延迟元件),使得时钟输出与参考输入之 间的相位偏移最小,从而实现零延迟。

2.3 局域无线时间比对系统的零延迟实现

局域无线时间比对系统利用伪码测距原理在两测距终端分别以自身时钟(1 PPS)为基准发射和接 收测距信号。两地面基站设备相同,同时向对方进行伪距信号发射,并接收对方信号,然后在接收端对 接收信号进行解析,提取伪距信息,计算出两地钟差,进而实现两终端的时间比对。因此时钟的稳定性 和系统时延稳定性直接决定了测距性能。由外部输入 10 MHz 参考时钟信号和 1 PPS,由于 FPGA 工作时 钟为 110 MHz,所以首先将外部 10 MHz 送入时钟芯片 AD9520,由 AD9520 倍频后产生 3 路 110 MHz, 分别送入 FPGA,AD9122(DA 芯片)和 ADS5402(AD 芯片)。局域无线时间比对系统的时钟拓扑图如 图 7 所示。



图 7 局域无线时间比对系统时钟拓扑图

从图 7 可知,外部输入的参考时钟是 10 MHz, FPGA 的工作时钟为 110 MHz,当 110 MHz 的上升沿 到来时对外部输入的 1 PPS 进行采样,采到 1 PPS 为高电平后开始发射信号。若要确保局域无线时间比 对系统开关机硬件时延一致性,则需要每次采样有固定的时延,即 FPGA 工作时钟信号 110 MHz 和 1 PPS 之间的相位关系固定,否则将会对采样造成一个时钟周期的不确定性。如图 8 所示。外部输入参考 10 MHz 和 1 PPS 之间具有固定相位差 T,由 10 MHz 产生的 110 MHz 与外部输入参考 10 MHz 的相位差为 t。当 相位关系 T₂不是固定值时,重新加电后 110 MHz 对 1 PPS 的采样将可能产生一个时钟周期的偏差。



图 8 零延迟对时间比对重要性示意图

因此在保证外部输入参考时钟 10 MHz 和 1 PPS 具有固定相位的前提下,还需采用 AD9520 时钟芯 片零延迟功能使输出的 110 MHz 和输入的 10 MHz 之间有固定的相位关系。

3 开关机硬件时延一致性实验

为了验证局域无线时间比对系统的零延迟功能,设计开关机实验,并分析时间比对的偏差。外部输入参考时钟为 10 MHz,采样频率为 110 MHz。外部输入时钟基准 1 PPS,并且参考时钟 10 MHz 和 1 PPS 之间相位关系固定。伪码速率为 10.23 MHz,伪码周期为 1 ms。发射端的发射功率为 0~25 dBm,接收灵 敏度优于-102 dBm。

本文分别在强信号和弱信号下进行了 10 组静态实验。两时间比对终端分别设为主站和从站,两站 的天线距离为 9.3 m。主站发射频率为 800 MHz,从站发射频率为 1 450 MHz。两站的外部输入信号为同 源信号,因电缆延迟不同,故会存在一个钟差,将两站外部输入的 1 PPS 分别送入 SR620 计数器采集 20 min 数据求平均,可得电缆延迟差约为 22.635 ns。

在强信号下的时间比对实验中,发射功率为3 dBm,每秒采集一个钟差值,持续采集 20 min 数据, 然后对局域无线时间比对设备重新加电。在不更改配置的情况下,继续采集 20 min 数据。如此重复进 行 10 次开关机实验,对实验数据进行统计分析。结果如表 1 所示,10 组实验钟差均值的差值不超过 0.038 ns。

| 发射功率 | 实验次数 | 均值/ns | 标准偏差/ns | 最大值/ns | 最小值/ns |
|-------|------|--------|---------|--------|--------|
| 3 dBm | 1 | 22.898 | 0.074 | 23.239 | 22.681 |
| | 2 | 22.936 | 0.047 | 23.091 | 22.760 |
| | 3 | 22.928 | 0.053 | 23.241 | 22.687 |
| | 4 | 22.904 | 0.068 | 23.206 | 22.694 |
| | 5 | 22.902 | 0.072 | 23.310 | 22.692 |
| | 6 | 22.899 | 0.068 | 23.109 | 22.594 |
| | 7 | 22.927 | 0.057 | 23.162 | 22.631 |
| | 8 | 22.932 | 0.049 | 23.078 | 22.657 |
| | 9 | 22.901 | 0.061 | 23.213 | 22.649 |
| | 10 | 22.918 | 0.058 | 23.156 | 22.793 |

表 1 强信号下, 10 次开关机实验时间比对结果

选取表 1 中均值相差最大的两组实验数据进行分析比较,结果如图 9 所示。其中,钟差为局域无线 时间比对系统通过测距原理所得的两终端之间的钟差。测试比对结果显示强信号下两次实验所得钟差相 差-0.038 ns,标准偏差相差 0.027 ns。

在弱信号下的时间比对实验中,分别在两终端的发射端接入 35 dB 衰减器,发射功率变为-32 dBm。 进行 10 次开关机实验,分别采集 20 min 数据进行处理统计结果如表 2 所示,10 组实验钟差均值的差值 不超过 0.05 ns。





图 9 前两组强信号下硬件时延一致性实验 表 2 弱信号下,10次开关机实验时间比对结果

| 发射功率 | 实验次数 | 均值/ns | 标准偏差/ns | 最大值/ns | 最小值/ns |
|----------|------|--------|---------|--------|--------|
| - 32 dBm | 1 | 22.564 | 0.187 | 22.941 | 21.920 |
| | 2 | 22.514 | 0.106 | 22.862 | 22.031 |
| | 3 | 22.548 | 0.132 | 22.847 | 22.085 |
| | 4 | 22.519 | 0.125 | 22.902 | 22.079 |
| | 5 | 22.538 | 0.176 | 22.921 | 21.933 |
| | 6 | 22.542 | 0.108 | 22.932 | 22.019 |
| | 7 | 22.517 | 0.149 | 22.890 | 21.915 |
| | 8 | 22.561 | 0.102 | 22.946 | 22.027 |
| | 9 | 22.529 | 0.135 | 22.914 | 22.048 |
| | 10 | 22.531 | 0.109 | 22.890 | 22.062 |

选取其中均值相差最大的两组实验数据进行比较,如图 10 所示。测试比对结果显示弱信号下两次 实验所得钟差相差 0.050 ns,标准偏差相差 0.081 ns。



图 10 前两组弱信号下硬件时延一致性实验

通过上述实验结果可知,开关机带来的时延变化量均值不大于 0.05 ns,所以采用 AD9520 内部零延 迟功能可以实现局域无线时间比对系统的硬件时延一致性。局域无线时间比对系统所测钟差与输入端电 缆延迟 22.635 ns 相差在 0.4 ns 以内,可见系统硬件延迟不影响时间比对系统的比对结果。

4 结论

本文首先对双向测距原理进行了分析,基于该原理设计了局域无线时间比对系统,实验过程中发现, 如果开关机前后 FPGA 工作时钟和 1 PPS 相位不固定将会引入一个时钟周期的误差。为消除这个误差, 研究分析了相位固定原理,确定了零延迟技术方案,并进行开关机实验对时延一致性进行了验证。测试 结果表明通过采用 AD9520 芯片的零延迟功能,系统的开关机硬件时延变化量在 0.05 ns 以内,实现了 开关机时延一致性。该方法适用于开阔环境下小区域纳秒量级时间比对。

参考文献:

- [1] 李孝辉,杨旭海,刘娅,等.时间频率信号的精密测量[M].北京:科学出版社,2010.
- [2] 刘晓刚. 卫星导航定位系统高精度时间同步算法研究[D]. 郑州: 解放军信息工程大学, 2008.
- [3] 许龙霞. 基于共视原理的卫星授时方法[D]. 西安: 中国科学院研究生院(国家授时中心), 2012.
- [4] 梁丹丹. 基于伪码测距的高精度时间同步技术[D]. 北京: 北京理工大学, 2016.
- [5] 湛小蕾. 局域无线时间同步系统收发基带的设计与实现[D]. 西安: 中国科学院大学(国家授时中心), 2019.
- [6] 张伦. 星地时间同步技术的研究[D]. 西安: 西安电子科技大学, 2008.
- [7] 陈瑞琼. UTC(NTSC)远程复现方法研究与工程实现[D]. 西安: 中国科学院大学(国家授时中心), 2016.
- [8] 施清平, 张华勇, 王利威, 等. 基于固定相位延迟的相位生成载波检测方法[J]. 中国激光, 2011, 38(8): 149-154.
- [9] 李梦. 双向测距与时间同步系统提高测量精度的方法研究[D]. 西安: 中国科学院大学(国家授时中心), 2014.
- [10] 方琳. 基于双向星间链路的自主时间同步仿真分析[D]. 西安: 中国科学院大学(国家授时中心), 2013.
- [11] 邢立佳. 中频数字收发信机的设计与实现[D]. 哈尔滨: 哈尔滨工程大学, 2009.
- [12] 顾何方. 基于 FPGA 的全数字中频导航接收机研究[D]. 合肥: 合肥工业大学, 2007.
- [13] 孙洋洋. 双向卫星时间频率传递技术中若干参数测定与研究[D]. 西安: 长安大学, 2013.
- [14] 马红皎, 吴华兵, 李梦, 等. 一种双向测距与时间同步系统的设计与分析[J]. 时间频率学报, 2014, 37(1): 18-24.
- [15] 李梦, 马红皎. 载波相位平滑伪距算法在双向测距与时间同步系统中的应用[J]. 时间频率学报, 2014, 37(4): 213-220.
- [16] 马红皎, 李梦, 吴华兵, 等. 双向测距与时间同步系统中设备时延标定的研究[J]. 时间频率学报, 2015, 38(1): 30-37
- [17] 熊跃军, 刘蒙瑞, 祝博文. 高精度双向时间比对同步技术原理与应用[J]. 产业与科技论坛, 2019, 18(22): 70-71.
- [18] 舒炳江. 高精度双向时间比对同步技术原理与应用[J]. 电讯技术, 2009, 49(1): 63-66.
- [19] 马红皎, 吴华兵, 李梦, 等. 一种双向测距与时间同步系统的设计与分析[J]. 时间频率学报, 2014, 37(1): 18-24.
- [20] 贺洪兵. 基于 GPS 的高精度时间同步系统的研究设计[D]. 成都: 四川大学, 2005.
- [21] 申红伟. 应用于 FPGA 的锁相环设计研究[D]. 西安: 西安电子科技大学, 2015.
- [22] 孙高阳, 刘亚静, 李秉格, 等. 一种消除反馈延迟的全数字锁相环[J]. 电工技术学报, 2017, 32(20): 171-178.
- [23] 沈晓唯. 锁相环环路滤波器对输出信号相位噪声的影响[D]. 上海: 上海交通大学, 2009.