摘要：介绍了一种基于FPGA的便携式低频时码接收机系统的设计方案。该接收机的特点是体积小，功耗低，方便户外工作人员携带。描述了该接收机的硬件系统结构,给出了软件算法。硬件结构中，使用了ALTERA公司的EP2C70F672C8芯片，软件部分在QuartusⅡ开发环境下完成。系统测试结果表明，按本方案设计的接收机集成度高，可靠性好，易扩展，易升级，具有一定的实用价值。 

　　关  键  词：低频时码；数字接收机；数字滤波；现场可编程门阵列（FPGA） 

　　中图分类号：TN965.5      

　　文献标志码：A                  文章编号：1674-0637(2012)02-0088-08