摘要：IRIG-B码是国际上通用的时间码格式，广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性，介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计，已成功实现，并给出了验证结果。 

　　关  键  词：IRIG-B(DC)码；现场可编程门阵列；同步；解调 

　　中图分类号：TN76 

　　文献标志码：A                  文章编号：1674-0637(2012)04-0228-07